随着摩尔定律逐渐面临物理极限，半导体行业对于晶体管结构的革新进入了一个关键转折点。传统的FinFET技术，在3纳米及以下工艺节点性能提升愈发困难，短沟道效应加剧、栅极控制能力受限，使得晶体管的进一步尺寸缩小与能效优化变得异常艰难。在此背景下，环绕栅极（Gate-All-Around, GAA）晶体管技术应运而生，成为业内探索下一代高性能低功耗器件的核心方向。韩国浦项科技大学（POSTECH）团队针对GAA晶体管提出的图案化多壁纳米片场效应晶体管（Patterned Multi-wall NSFETs, MW-NSFETs），以及配套的环绕接触（Wrap-Around Contact, WAC）设计，为半导体器件结构创新注入了新的活力。
GAA晶体管通过环绕式的栅极设计，实现在晶体管沟道四周施加控制电场，显著增强对沟道的控制能力，极大抑制短沟道效应，从而有效提升晶体管的开关性能和驱动电流。传统FinFET结构的半包围栅极相比，GAA以全包围结构克服了边缘泄漏和阈值电压波动问题，为3纳米及以下工艺节点的技术实现提供了可能。POSTECH团队基于此理念，进一步创新推出了图案化的多壁纳米片结构，该结构通过设计多层叠加的薄纳米片，并巧妙图案化排列，实现了更密集且高性能的晶体管阵列。
MW-NSFETs的最大创新之一是环绕接触（WAC）设计，这一设计通过将接触结构环绕于沟道周围，显著降低接触电阻，尤其在沟道长度极短的设计中，能够保持出色的载流能力。研究中显示，结合自对准栅极边缘技术，MW-NSFETs大幅减少了栅极切割和栅极延伸边际，从而优化了器件的电气性能和制造容差。实际上，实验数据表明，采用MW-NSFETs结构的晶体管其驱动电流（Ion）相比传统FinFET提升了4.65%，RC延迟降低了6.2%，栅极间距缩小12.04％，这些参数的改进直接转化为晶体管整体性能和速度的提升。此外，这类晶体管在电路层面也展现出更高的振荡频率指标，进一步证明了其优越性。
不仅如此，MW-NSFETs对制造工艺的需求更为严苛。由于自对准栅极边缘设计和多壁纳米片的复杂结构，晶体管的几何和层次精准对齐成为关键。制备过程中，即使栅极边缘未能完美与纳米壁对齐，也必须确保留有足够的栅极切割和延伸余量，这表明未来GAA器件制造中工艺控制的精确化将是产业迈向更先进制程的重要保障。
在POSTECH的创新之外，全球范围内的研究者也在通过多种途径推进GAA晶体管技术的发展。例如，InP纳米线场效应晶体管（Nanowire FETs）和堆叠纳米线FET（Stacked-NanoWires FETs）等多样化结构的探索，旨在满足国际技术路线图(ITRS)对高性能器件的严苛要求。不同沟道方向设计以及纳米片与纳米线的多重结构相结合，为芯片设计带来了丰富的策略选择。技术供应商如应用材料公司，则积极开发与GAA相关的关键工艺技术，如外延生长、选择性刻蚀、集成材料解决方案和电子束计量，推动GAA晶体管从实验室走向量产的进程。
另一方面，GAA架构也为新型材料的应用提供了广阔舞台。钙锌钛矿（aZnMIm）等先进材料在GAA晶体管结构上的应用探索，可能为器件性能带来质的飞跃。而范德华材料与金属-铁电半导体结构的结合，则在新型存储器件研发中开辟了全新方向。尤其是在不同温度条件下，GAA双纳米片MOSFET表现出的稳定性能，体现出该技术在工业应用中的潜力与可靠性。
总体来看，环绕栅极晶体管已然成为半导体工艺向更先进制程演进的关键技术。POSTECH提出的图案化多壁纳米片晶体管借助创新的几何设计、大幅优化的接触结构和对制造工艺的精细把控，代表了GAA领域的重要进展。它不仅解决了传统FinFET在极限节点遇到的瓶颈，也为芯片设计提供了更多维度的性能和功耗优化空间。随着全球产业链的持续投入，制造技术的不断成熟，GAA晶体管无疑将在未来的高性能计算、移动设备、汽车电子乃至物联网等多个领域发挥核心作用，推动电子产品向更小型化、更高效、更智能的方向迈进。技术蓝图中，那些依靠环绕栅极技术打造的未来芯片，将为人类信息时代注入新的动力与无限可能。
发表评论