随着半导体制造进入纳米时代，传统硅基器件面临性能瓶颈和功耗压力的双重挑战，促进了对新型半导体材料和器件结构的探索。二维材料因其极薄的层状结构和独特电子性质，成为晶体管通道材料的研究热点。其中，二硫化钼（MoS2）作为过渡金属硫族化合物的代表，以原子级厚度、宽禁带以及良好的开关性能，展现了优越的应用潜力。尤其在门控全包围（Gate-All-Around, GAA）纳米片结构的场效应晶体管（FET）中，单层（Monolayer, ML）与双层（Bilayer, BL）MoS2结合先进的金属源漏接触技术，成为推动下一代纳米电子器件发展的关键方向。
传统晶体管的缩放已接近物理极限，短沟道效应导致器件控制能力下降和漏电流增大。GAA结构通过多方位包覆通道，有效提升电场控制能力，显著抑制短沟道效应，带来了更优异的开关性能。结合ML和BL MoS2的二维特性，GAAFET在表现开关比和静态性能方面优于常规硅器件。ML MoS2因其约0.7纳米的厚度和约1.8电子伏的带隙，适合作为高效通道材料，而BL MoS2由于层间耦合效应，肖特基势垒高度（Schottky Barrier Height, SBH）得到降低，增强了载流子注入效率，进而提升器件整体性能。
源漏金属接触的质量，是影响ML和BL MoS2 FET电学性能的核心。MoS2与金属界面存在费米能级钉扎现象，导致较高的肖特基势垒和接触电阻，限制了器件的电流传输能力。不同金属材料如钛（Ti）、钴（Co）、镍（Ni）与MoS2的界面性质差异显著，材料选择和制备工艺决定了界面缺陷和接触阻抗。通过界面工程技术，如硫化处理、分子掺杂、甚至构筑石墨烯-金属异质结，能够有效抑制金属诱导间隙态（Metal Induced Gap States, MIGS），缓解钉扎效应，降低接触电阻。此外，利用1T相金属态MoS2作为源漏电极的策略也展现出提升载流子注入效率的潜力，为实现高性能器件提供新思路。
借助密度泛函理论（Density Functional Theory, DFT）计算与器件仿真，研究人员揭示了BL MoS2与金属界面的电子耦合机制。相比于单层，双层MoS2可以通过间层电子耦合显著降低肖特基势垒，这有利于提升电子传输效率。结合高介电常数材料如HfO2覆盖的GAA结构，配合纳米级氧化硅缓冲层，有效减少界面缺陷，增强器件稳定性。器件制造过程中，退火工艺对金属扩散和界面稳定性影响显著，优化工艺流程是实现低接触电阻和高可靠性的重要保障。目前，针对40纳米通道长的ML MoS2 GAAFET，经工艺优化后的接触电阻已降至约0.48 kΩ·μm，开关电流密度和开关比达到业内领先水准，显示出二维材料晶体管向实用化迈进的良好前景。
未来，二维MoS2基GAAFET的研发将朝着多通道堆叠结构发展，以实现更高集成度和性能提升。同时，禁带宽度调控、载流子迁移率优化等电子性质调节也备受关注。随着金属有机化学气相沉积（MOCVD）等二维材料制备技术和纳米加工工艺的突破，MoS2器件有望在低功耗逻辑电路、高频射频器件以及光电子学领域获得广泛应用。国内外科研机构和产业界的持续投入，将促进相关技术从实验室规模向规模化制造转变，加速二维半导体器件产业化进程，推动半导体技术进入更小尺寸和更高性能的新时代。
综上所述，ML和BL MoS2在GAA纳米片FET中源漏金属接触的研究，不仅深化了二维半导体材料的物理机制理解，也为器件设计和工艺改进提供了可靠技术支撑。未来研究将进一步聚焦于界面化学调控、新型金属与异质材料的结合方法，以及实现大规模制造工艺的标准化。通过多方协同攻关，低接触电阻、高载流注入效率以及良好器件稳定性有望同时实现，推动极限微缩晶体管技术迈向实际应用，为下一代电子器件的发展奠定坚实基础。
发表评论